Circuits et architecture des ordinateurs en M1 en 2010/2011

Licence Creative Commons.

Cours référencé sur le site de l'Université Numérique Ingénierie et Technologie (Unit)

• Cours le jeudi en salle 470E (halle aux farines) de 14h30 à 16h30
• Bibliographie
• Travaux dirigés (tkgate version 1.8.7)
  • vendredi en salle 470E ou 548C de 13h30 à 15h30 (A. Micheli)
• Ce support de cours en PDF
• Processeur LC3
• Références
• Années 2006/2007, 2007/2008, 2008/2009 et 2009/2010

• Présentation du cours
• Cours n° 1 : historique et représentation des données
  • galeries de photos
  • entiers
  • entiers signés
• Cours n° 2 : représentation des données (suite), transistors, portes
  • réels (norme IEEE 754)
  • caractères (ASCII et Unicode)
  • logique de Boole
  • table de vérité
  • tableaux de Karnaugh
  • transistors
  • portes logiques (inverseur, nand, nor)
• Cours n° 3 : additionneurs
  • circuits élémentaires
  • additionneurs
    • semi-additionneur
    • additionneur complet
    • additionneur par propagation de retenue (ripple-carry adder)
    • calcul des indicateurs
    • soustraction
• Cours n° 4 : additionneurs (suite)
  • additionneur par anticipation de retenue (carry-lookahead adder)
  • additionneur récursif
  • additionneur hybride
  • additionneur par sélection de retenue
• Cours n° 5 : mémoire
  • mémoire statique/mémoire dynamique
  • bascule RS
  • bascule D
  • mémoire 4 × 3 bits
• Cours n° 6 : circuits séquentiels et architecture générale d'un micro-processeur
  • principe des circuits séquentiels
  • construction d'une guirlande
  • cas d'un automate fini
  • modèle de von Neumann
    • unité de contrôle
    • unité de traitement
    • mémoire
• Cours n° 7 : description du LC-3
  • registres
  • organisation de la mémoire
  • jeu d'instructions du processeur LC-3
  • chemins de données du LC-3
• Cours n° 8 : programmation en assembleur du LC-3
  • longueur d'une chaîne
  • mutiplication non signée, signée et logarithmique
  • addition 32 bits
• Cours n° 9 : appels de sous-programmes, pile
  • appels de sous-programme
  • pile
  • sauvegarde des registres
  • tours de Hanoï
• Cours n° 10 : appels systèmes et interruptions
  • entrées/sorties
  • appels systèmes
  • interruptions
• Cours n° 11 : autres architectures
  • processeurs 80x86
  • comparaison CISC/RISC
  • architecture IA-64
• Cours n° 12 : pipeline
  • principe
  • étages
  • réalisation
  • aléas
• Cours n° 13 : gestion de la mémoire
  • mémoires associatives
  • mémoire virtuelle
  • mémoires cache
• Examen : jeudi 6 janvier de 15h30 à 18h30 en salle 264E
• Rattrapage : lundi 20 juin de 8h30 à 11h30 en salle 574F